時(shí)序的一致性和穩(wěn)定性分析，一直以來(lái)都是業(yè)界難題。在某產(chǎn)品測(cè)試過(guò)程中，工程師反饋偶爾會(huì)出現(xiàn)數(shù)據(jù)異常，經(jīng)過(guò)系統(tǒng)性的分析，致遠(yuǎn)電子測(cè)試團(tuán)隊(duì)推測(cè)可能是ADC芯片的SPI通信總線的時(shí)序存在偶發(fā)異常，但由于異常出現(xiàn)概率很低，該如何對(duì)SPI通信總線偶發(fā)的時(shí)序問(wèn)題進(jìn)行呢？下文為你分析ZLG致遠(yuǎn)電子的時(shí)序一致性測(cè)試方案。搭建測(cè)試環(huán)境SPI總線測(cè)試點(diǎn)位于主機(jī)的主板底部，時(shí)鐘頻率大約為33MHz，屬高頻信號(hào)，所以對(duì)探頭的端接方式比較講究；為了方便測(cè)試，如所示，用短線將測(cè)試點(diǎn)引出，探頭的地線也從前端自繞線引出，這樣可以提高信號(hào)完整性，減少示波器采樣對(duì)時(shí)序分析過(guò)程的影響。 | 
